Intro til Statisk Timing Analyse

This course is in Danish only.

Der dykkes ned i en vigtig - men ofter overset – disciplin: Timing. Kurset er rettet mod at indføre deltagerne i basal timinganalyse så dette blive en naturlig del af ethvert FPGA design.

Deltagerprofil

Dette kursus er designet for ingeniører og teknikere, som har brug for en grundlæggende introduktion til timing analyse som en del af FPGA design.

Forudsætninger

Kurset forudsætter kendskab til grundlæggende digital design. Quartus II kendskab er ikke forudsat, men er en fordel.

Indhold

Du vil med kurset træne og udvikle følgende kompetencer:

• Indsigt i hvorfor timing analysen er en nødvendig del af FPGA design
• Grundlæggende forståelse for setup/hold timing internt i FPGA og på print
• Forståelse af globale signaler, clocks, og rutning på print
• Timing i FPGA'er, busser, clock domæner, faldgruber, optimering
• Kort introduktion til flow der anvendes til timing analyse
• Tildele og analysere clock og I/O constraints for at forbedre dit design performance

Kurset er opbygget omkring praktiske øvelser med FPGA design og værktøjer

Underviser

Anders Enggaard, M.Sc.EE. fra Axcon underviser i kurset. Anders har mange års erfaring med både FPGA og ASIC udvikling og har arbejdet intensivt med timing analyse i mange år.

Tilmelding

Tilmelding foregår on-line med kreditkort eller via tilsendt faktura.

Gå til tilmelding >>